专注行业ERP管理软件十几年,成就发展梦想
 
 站内搜索
 
EDC系列软件   EDC系列软件
   
 
 
 
 
 
 
dg
 
解决方案   解决方案
   
 
 
 
 
 
 
dg
 
联系方式
 
电话:0755-29165342
传真:0755-29183559
咨询热线:13544129397
联系人:刘先生
dg
 
关于EDC
 
联系我们
 
解决方案
 
新闻中心
您当前所在位置:首页 > 新闻中心
 
d
 
FPGA设计有什么技巧

    作者:宏拓新软件
    发布日期:2020-03-23         
阅读:5     
 
 

FPGA设计有别于DSP和ARM系统,相比之下较为灵活和自由。主要是设计构思好专用管脚的电路,通用I/O的连接可以自身定义。因而,FPGA电路设计中会有一些独特的方法能够参照。

FPGA

1.FPGA管脚兼容性设计

FPGA芯片在选择时要尽可能挑选兼容性好的封裝。那么,在硬件电路设计时,还要考虑到怎样兼容多种多芯片的难题。比如,EP2C8Q208C8和EP2C5Q208 这两个规格型号的FPGA。其芯片仅有十几个I/O管脚定义是不一样的。在EP2C5Q208 芯片上,这几个I/O是通用I/O管脚,而在EP2C8Q208C8芯片上,它们分别是电源和地信号。为了能确保两个芯片在同样的电路板上都能工作,我们就要依照EP2C5Q208 的规定 来把相匹配管脚连接到电源和地平面。由于,通用的I/O能够连接到电源或地信号,可是电源或地信号却不可以作为通用I/O。在同样封裝、兼容多个型号FPGA的设计中,一般标准就是依照通用I/O数量少的芯片来设计电路。

2.依据电路合理布局来分配管脚功能

FPGA的通用I/O功能定义可以依据需求来确定。在电路图设计的步骤中,假如可以依据PCB的合理布局来相对应的调整原理图中FPGA的管脚定义,就可以使后期的走线工作更圆满。比如,SDRAM芯片在FPGA的左边。在FPGA的管脚分配时,应当把与SDRAM有关的信号分配在FPGA的左边管脚上。那样,就能够确保SDRAM信号的走线间距最短,实现最好的信号完整性。

3.FPGA预设测试点

现阶段FPGA提供的I/O数量愈来愈多,除开可以满足设计需求的I/O外,也有一部分剩余I/O没有定义。这些I/O能够作为预留的测试点来使用。比如,在测试与FPGA相接的SDRAM工作时序情况时,用示波器精确测量 SDRAM有关管脚会很难。并且SDRAM输出功率较高,直接精确测量会引入附加的阻抗,影响SDRAM的正常工作。假如FPGA有预留的测试点,能够将测试的信号从FPGA内部特指到预留的测试点上。那样既能测试到这种信号的波形,又不容易影响SDRAM的工作。假如电路测试过程中发觉必须飞线才可以解决问题,那么这些预留的测试点可以 作为飞线的过渡点。

 

[打印本页]  [关闭窗口] 

 
 
 
深圳市宏拓新软件有限公司   电话:0755-29165342 29165247  传真:0755-29183559   24小时咨询热线:13544129397   联系人:刘先生    网站地图
地址:深圳市龙华区民治街道东边商业大厦6楼  Copyright © 2004 - 2021 EDC Corporation, All Rights Reserved 粤ICP备06070166号
 
手机:13544129397